• / 60
  • 下载费用:10 金币  

第四章内存及其与CPU连接

关 键 词:
第四章内存及其与CPU连接 内存及其与CPU 第四章内存及与CPU连接 第四章内存及其与cpu 第4章 内存及其与CPU 内存及其与CPU连接 内存和cpu连接 第4章内存及其与CPU连接
资源描述:
第4章 微机的内存及其与CPU 的连接 4.1 概述 4.2 随机存取存储器 4.3 只读存储器 4.4 存储器芯片地址译码与存储 容量扩展 4.5 存储器接口 • 本章的重点: • 了解存储器的分类; • 了解SRAM、DRAM的工作原理; • 掌握存储器地址译码和存储器接 口。 4.1存储器概述 • 4.1.1 存储系统的层次化结构 缓存 主存 辅存 图1 微型计算机存储器的三级结构 • 高速缓冲存储器(Cache):主要由双极 型半导体存储器构成,速度快。为了弥 合主存和CPU的速度上的较大差别而设置 。存放正在执行的程序和数据,速度与 CPU相匹配。有片内片外之分。 • 主存储器(内存):主存储器又称为内 部存储器,主要用来存放当前正在使用 或者经常使用的程序和数据。 具有一定 的容量、存取速度较高。 • 辅助存储器(外存) :辅助存储器又称 为外部存储器,主要用来存放当前暂时 不参加运算的程序和数据。 4.1.2 存储器的分类 1、按在计算机系统中的作用分类 • 高速缓冲存储器(Cache)。 • 主存储器 • 辅助存储器 2、按存储介质分类 • 磁表面存储器:用作辅助存储器; • 半导体存储器:用作微型计算机系统的 主存储器(双极型和金属氧化物半导体 型); • 光介质存储器:用作辅助存储器; 3、按存储器的存取方式分类 存取方式内部结构或者 工作方式 特点用途 随机读/写存 储器 SRAM存取速度很快,不掉电数据 不会自动消 随机地对任意一个 存储单元进行访问 ,主要用作计算机 系统的主存储器。 DRAM定期刷新,否则信息会在一 定的时间内自动消失。 只读存储器PROM程序写入PROM后,就不可 以再修改。 永久保存数据,只 能读不能写入。 EPROM紫外光照射擦除ROM中的内 容,可重新写入新的程序。 EEPROM使用电信号擦除内容,重新 写入 掩膜ROM用户无法改变 A7 A9 D7 D6 D5 D4 WE A6 A5 A4 A3 A2 A1 A0 CS D0 D1 D2 D3 A10 OE A8 AB 地 址 锁 存 器 地址 译码 和驱 动电 路 存储矩阵 控制电路 数据 输入/ 输出 控制 CB 4.1.3 半导体存储器 芯片的一般结构 • 存储器芯片的引脚: • 1)地址线:输入信号,A0~A10,表明芯片 内部有211个存储单元 • 2)数据线:D0~D7,表明芯片内每个存储 单元可存储8位二进制数据。 • 注:存储芯片x根地址线,y根数据线, 其可存储二进制位的数量为2x×y。 • 3)控制信号: CS*:片选信号 OE*:输出允许信号 ME*:写入允许信号 • 存储芯片内部由存储矩阵、地址译码电路和 读/写控制电路等组成。 • 1、存储矩阵 存储矩阵是存储单元的集合,一个存储 单元可以存储一位或多位二进制数数据。因 此,可以把存储器芯片分为位片结构和字片 结构两种类型。 • 2、地址译码电路 • 译码器将地址锁存器输入的地址码转换 成译码器输出线上相应的有效电平,表示选 中了某一存储单元,并由驱动器提供驱动电 流去驱动相应的读/写电路,完成被选中单 元的读/写操作。 • 译码驱动方式分为 一维地址译码和二维 地址译码两种。 • 3、读/写控制电路 控制逻辑接收CPU送来的启动、读、写等命令, 经控制电路处理后,由控制逻辑产生一组时序信号来 控制存储器的读出和写入操作。 4.1.4 半导体存储芯片的性能指标 1.存储容量 存储容量是存储器能够存储的二进制信 息的数量。 2.存储器存取时间和存取速度 存储器存取时间又称为存储器访问时间 ,是指从启动一次存储器操作到完成该操作 所经历的时间,也可以称为读/写时间,对 于内存和外存其具体定义有很大的差异。 3.可靠性 4.集成度:常以“位/片”、“字节/片”表示 。 4.2 随机存取存储器 • 4.2.1 静态随机存取存储器 1、基本存储单元 SRAM的基本存储电路是六管组成的双稳态 电路。 2、SRAM存储芯片——Intel 2114 Intel 2114是一种210×4位的SRAM存储器芯片, 其最基本的存储元是六管存储电路;该存储芯片有 1024个存储单元,每单元4位,也就是字长为4位。 采用三态控制。 SRAM存储芯片—Intel 2114 VCC GND A3 A4 A5 A6 A7 A8 I/O1 I/O2 I/O3 I/O4 输入 数据 控制 行 选 择 6416 存储矩阵 列I/O电路 列选择 A0A2A1A9 A6 A5 A4 A3 A0 A1 A2 GN D Vcc A7 A8 A9 I/O 1 I/O 2 I/O 3 I/O 4 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 引脚图 (b)Intel 2114的外部引脚 (a)Intel 2114的内部结构 图 Intel 2114的内部结构和外部引脚 WE* CS* • (1)2114的内部结构和引脚 • (2)2114的读周期 当ME*=1且CS*=0时,对2114的操作为读取 ,其时序图如下所示。 • (3)2114的写周期 4.2.2 动态随机存取存储器DRAM •1、基本存储单元 VT1 VT2 行选择信号 刷新放大器 列选择信号 数据I/O线 C 单管动态存储器的基本存储电路 • 2、DRAM芯片的组成 DRAM存储芯片——Intel 4164芯片 Intel 4164是一种64K×1bit的DRAM存储器芯片 ,它的基本存储元采用单管存储电路。 (a)Intel 4164的内部结构 (b)Intel 4164的外部引脚 图 Intel 4164的内部结构和外部引脚 4.3 只读存储器 4.3.1、掩模ROM的存储原理 A0 A1 A2 译 码 器 R0 R1 R2 R3 R4 R5 R6 R7 RRRR D3D2D1D0 E 8×4 MROM集成电路芯片的内部电路原理图 4.3.2、 PROM的存储原理 字选线 VCC位线 熔丝 熔丝式PROM存储器的基本存储电路 4.4 存储芯片地址译码与存储容量扩展 • 4.4.1 存储芯片地址译码 存储芯片与CPU连接时, 其数据线与数据线连接; 其地址线与地址线的低端连接,二地址 线上其余的信号线形成芯片的片选信号。 芯片的读/写控制信号与控制总线上相应 的信号线连接。 • 1、以简单逻辑门电路形成片选信号 例1:有一片2K×8ROM存储芯片,与CPU的连接 如图所示,试确定其他地址范围。 • 例2:有一片32K×8RAM存储芯片,与CPU的连接 图如下所示,试确定其地址范围。 • 例3:有四片8K×8RAM存储芯片,与CPU的连接 如下所示,试确定其地址范围。 • 2、以译码器形成片选信号 74LS139 双2:4译码器 • 例4:某8088系统的64KROM由八片2764(8K×8) EPROM组成,与CPU的连接如图所示,试确定其地 址范围。 • 例5: 某微型计算机系统的32KRAM由四片 6264(8K×8)SRAM组成,与CPU的连接如 下,试确定其地址范围。 4.4.2 存储芯片片选译码的形式 • CPU要实现对存储单元的访问,首先要 选中存储芯片,即进行片选;然后再从选中 的芯片中依据地址码选择出相应的存储单元 ,以进行数据存取,这称为字选。 • 1、线选译码法 线选法就是用除了片内寻址外的高位地址线直接(或经反 相器)接至各个存储芯片的片选端,当某条地址线信息为“0” 时,就选中与之对应的存储芯片。 2、全译码法 全译码法是用除了片内寻址外的全部高位地址线作 为地址译码器的输入,把经过译码器译码后的输出作 为各芯片的片选信号,将它们分别接到存储芯片的片 选端,以实现对存储芯片的选择。 图 全译码法构成的8K×8bit存储器的连接图 地址范围 芯 片A19~A13A12~A11A10~A0地 址 范 围(空间) 1#000000000 0000…0 00000H~007FFH 1111…1 2#000000001 0000…0 00800H~00FFFH 1111…1 3#0000000100000…001000H~017FFH 1111…1 4#0000000110000…001800H~01FFFH 1111…1 3、部分译码 在系统中如果不要求提供CPU可直接寻 址的全部存储单元,则可采用线选法和全译 码法相结合的方法,这就是部分译码法。所 谓的部分译码,是用除了片内寻址外的高位 地址的一部分来译码产生片选信号。 4.4.3 存储器容量扩展 根据存储器所要求的容量和我们选定的存储芯 片的容量,就可以计算出总的芯片数,即: 总片数=总容量/单个芯片容量 例如:存储器容量为8K×8bit,若选用2114芯 片(1K×4bit),则需要 (8K×8bit)/(1K×4bit)=16(片) 存储器扩展技术有位扩展、字扩展和位字同时 扩展三种。 1、位扩展 位扩展指只在位数方向扩展(加大字长 ),而芯片的字数和存储器的字数是一致的 。位扩展的连接方式是将各存储芯片的地址 线、片选线和读/写线相应地并联起来,而 将各芯片的数据线单独列出。 例如:用64K×1bit的DRAM芯片组成 64K×8bit的存储器,所需芯片数为: (64K×8bit)/(64K×1bit)=8(片) 位扩展 A08 A07 A06 A05 A04 A03 A02 A01 A15I/O 64K×1bi t I/O I/O I/O I/O I/O I/O I/O A15~A0 D7~D0 等效为 64K×8 bit芯 片组 D0 D7 数据总线 地址总线 A0 A15 位扩展连接举例 2、字扩展 字扩展是指仅在字数方向扩展,而位数不变。字 扩展将芯片的地址线、数据线、读/写线并联。由片选 信号来区分各个芯片。 如用l6K×8bit的SRAM组成64K×8bit的存储器, 所需芯片数为: (64K×8bit)/(l6K×8bit)=4(片) 字扩展 字扩展连接举例 3、字和位同时扩展 当构成一个容量较大的存储器时,往往 需要在字数方向和位数方向上同时扩展,这 时需要将前两种扩展组合起来,实现起来也 是很容易的。 字和位同时扩展 D7~D4D3~D0 16K×4bit 16K×4bit 16K×4bit 16K×4bit 16K×4bit 16K×4bit 16K×4bit 16K×4bit 译 码 器 A14 A15 A13~A0 图 字和位同时扩展的连接举例 历年典型考题 2012年考题第11、17题 历年典型考题 2011年考题第11、25、26题 历年典型考题 2010年考题第12、14、25题 4.5 存储器接口 在微型计算机系统中,CPU对存储器进行 读/写操作,首先要由地址总线给出地址信 号,选择要进行读/写操作的存储单元,然 后通过控制总线发出相应的读/写控制信 号,最后才能在数据总线上进行数据交换。 所以,存储器芯片与CPU之间的连接实质上 就是存储器与系统总线的连接,包括: l地址总线的连接 l数据总线的连接 l控制总线的连接 在连接中需要考虑的问题如下: l总线的负载能力。在设计CPU芯片时 ,一般考虑其输出线的直流负载能力 。 lCPU的时序和存储器的存取速度之间 的配合问题。 l存储器的地址分配和片选问题。 l控制信号的连接。 • CPU与SRAM的连接 • (2) 静态RAM与8位CPU的连接 • 例 设用2114静态RAM芯片构成4K×8位存储器,其地址范围为 2000H~2FFFH。试画出连接线路图。 • 【分析】 2114的结构是1K×4位,需用芯片数为:4/1×8/4 =8。可先用两片2114按位扩展方法组成1K×8的存储器组, 再用8片组成四组1K×8位的存贮器。1K芯片有10根地址线, 可接地址总线A9~A0,每组中的两片2114的数据线I/O4~ I/O1,则分别接数据总线的高4位D7~D4和低4位D3~D0。根 据给定的地址范围,可列出每组2114芯片组的地址范围如表 所示。 • 假如将高6位地址A15~A10用74LS138进行译码来控制各芯片 的片选端,由表6.2可知,高3位地址线A15~A13可分别接 74LS138使能端的G2B、G2A、G1,低3位地址线A12~A10可分 别接74LS138输入端的C、B、A。控制信号IO/M、WR经与非 门接2114的写允许信号WE。 RAM芯片组地址范围 芯片A15A14A13A12A11A10 A9 ~ A0 地址范围 (十六进制) 最低地址最高地址 RAM100100000 0000 000011 1111 11112000H~23FFH RAM200100100 0000 000011 1111 11112400H~27FFH RAM300101000 0000 000011 1111 11112800H~2BFFH RAM400101100 0000 000011 1111 11112C00H~2FFFH 【解】 RAM存储芯片2114与CPU的连接线路图如图所示。 • CPU与DRAM的连接 刷新时钟刷新控制多路控制 行/列 多路器 刷新 多路器 刷新 计数器 CPU DB RA7~RA0 A15~A8 A7~A0 MA7~MA0A7 …. A0 DRAM 芯片(组) A15~A0 典型的DRAM与CPU连接电路 • (3) 动态RAM与8位CPU的连接 • 例 设用单片存储容量为16K×1位的Intel 2116动态RAM芯 片组成一个16K×8位的存储器,其地址范围为4000H~ 7FFFH。试画出连接线路图。 • 【分析】 因2116芯片的容量为16K×1故需用8片按位扩 展方法才能组成16K×8的存储器。每片2116芯片上有一条 I/O线,正好分别与CPU的8条数据总线D7~D0相连。为解 决2116用7个地址输入端传送14位地址的矛盾,地址信息 的输入采用分时方式,因此,CPU在读或写存储器时,由M /IO信号经过行列选通信号发生器,产生相应的行地址选 通信号RAS、RAS,列地址选通信号CAS、CAS和读写控制信 号WE,分别送到2116和地址多路转换器。当A15=0,A14 =1及IO/M=0时,利用RAS信号使动态RAM被选中。CPU的 地址总线A13~A0上的行地址A6~A0和列地址A13~A7,分 别在RAS和CAS的控制下,经地址多路转换器,被分别送入 2116芯片内部的行地址锁存器和列地址锁存器,经译码后 ,选中被寻址的存储单元。 • 【解】 动态RAM存储芯片2116与CPU的连接线路图如图所 示。 •动态RAM 2116与CPU的连接 • 2. 存储器与16位CPU的连接 • 在16位CPU8086中,存储器的构成分为高位(奇地址) 库和低位(偶地址)库两部分,其地址总线为16位。因 此,扩展的存储器与16位CPU的连接关键在于如何构 成高低两个库的问题。 • (1) 只读存储器与8086 CPU的连接 • 例 在有16根地址总线的微机系统中,采用2732( 4K×8) EPROM存储器芯片,形成8K字节的程序存储 器,试画出存储器芯片的连接电路。 • 【分析】需要使用两片此类芯片并联组成一组。其中 ,数据总线的高8位D15~D8和低8位D7~D0分别与两 片2732的数据输出线O7~O0相连;低位地址线A12~ A1接至两片2732的A11~A0;其余的高位地址线和 M/IO(高电平)控制信号组合用来产生选片信号CS与 2732的CE信号连接,控制信号RD与2732的OE相连。 • 【解】 两片EPROM 2732组成的程序存储器如图所示 。 • (2) 静态RAM与8086 CPU的连接 • 例 6.6 请用Intel 6116 RAM存储器芯片 构成2K字的存储器,画出电路连接图。 • 【分析】因为6116 芯片的容量为2K×8位 ,要构成2K字存储器,需要使用两片此类 芯片并联组成。其中,CPU的数据总线的 高8位D15~D8和低8位D7~D0分别与两片 6116的数据输入输出线I/O7~I/O0相连; CPU的低位地址线A11~A1接至两片6116的 A10~A0;地址信号A0和控制信号BHE分别 与两片6116的选片信号CE相连,用于选择 偶数地址的低位库和奇数地址的高位库; 控制信号RD和WR分别与6116的OE和WE相连 。 • 【解】 两片6116组成的2K字存储器如图 所示。 本章小结 • 本章重要知识点: • 随机读写存储器 • EPROM • CPU与存储器的连接
展开阅读全文
  麦档网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
0条评论

还可以输入200字符

暂无评论,赶快抢占沙发吧。

关于本文
本文标题:第四章内存及其与CPU连接
链接地址:https://www.maidoc.com/p-15678886.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

[email protected] 2018-2020 maidoc.com版权所有  文库上传用户QQ群:3303921 

麦档网为“文档C2C模式”,即用户上传的文档所得金币直接给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的金币归上传人(含作者)所有。
备案号:蜀ICP备17040478号-3  
川公网安备:51019002001290号 

本站提供办公文档学习资料考试资料文档下载


收起
展开