• / 145
  • 下载费用:13 金币  

chapter5中央处理机-含考研题

关 键 词:
chapter5 中央 处理机 考研
资源描述:
计算机组成原理 武汉科技大学 计算机科学与技术学院 第五章 中央处理机 n本章内容 5 1 CPU的功能和组成 5 2 指令周期 5 3 时序产生器和控制方式 5 4 微程序控制器 5 5 硬连线控制器 5 6 传统CPU 5 7 流水CPU 5 8 RISC CPU 5 9 多媒体CPU 中央处理机 CPU 控制计算机自动取指令并执行 传统CPU的构成 运算器 控制器 现代CPU的构成 运算器 控制器和Cache 5 1 CPU的功能和组成 5 1 1 CPU的功能 指令控制 操作控制 时间控制 数据加工 1 指令控制 控制程序中指令的执行顺序 首要任务 2 操作控制 形成执行指令所需的控制信号并送往相应部件 3 时间控制 对操作控制信号加以时间上的约束 4 数据加工 对数据进行算术 逻辑运算 根本任务 目录 CPU 运 算 器 控 制 器 是执行机构 接受控制器送来的命令 负责数据的 加工处理 执行所有算术 逻辑运算及比较 测试等 组 成 功 能 算术逻辑单元ALU 通用寄存器 数据缓冲寄存器DR 状态条件寄存器PSW 组 成 功 能 决策机构 协调和指挥整个系统的操作 1 取出一条指令 并指出下一条指令的位置 2 对指令进行译码或测试 并产生相应的操作控制 信号 以启动规定的动作 3 指挥并控制CPU 内存和输入 输出设备之间数据 流动的方向 程序计数器PC 指令寄存器IR 指令译码器ID 时序产生器 操作控制器 5 1 2 CPU的基本组成 运算器 控制器 Cache cache CPU模型 返回方框图 硬布线控制器 CPU中至少有六类寄存器 1 数据缓冲寄存器 DR Data buffer Register 暂存ALU的运算结果 或由数据存储器 外部接口读出的一 个数据字 其作用 1 ALU运算结果和通用寄存器间传送时 作为时间上的缓冲 2 补偿CPU和内存 外设间速度上的差异 2 指令寄存器 IR Instruction Register 保存当前正在执行的一条指令 指令由指令cache 简称指存 读出后 IR 其中的操作码字段送 给指令译码器 5 1 3 CPU中的主要寄存器 3 程序计数器 PC Programming Counter 也叫指令计 数器 结构是寄存器 计数 保存将要执行的下一条指令的地址 自动加1计数 程序首地址 转移目标地址 4 数据地址寄存器 AR Address Register 保存当前CPU访问的数据存储器 数存 单元的地址 5 通用寄存器 图5 1的模型中有4个 R0 R3 ALU执行算术或逻辑运算时 为ALU提供一个工作区 指令格式中要对寄存器号加以编址 通用寄存器还可作地址指示器 变址寄存器 堆栈指示器等 5 1 3 CPU中的主要寄存器 6 状态条件寄存器 状态字寄存器 PSW 保存算术 逻辑运算或测试结果建立的各种条件代码 以及 中断和系统工作状态等 条件码 进位标志 C 溢出标志 V 为零标志 Z 为 负标志 N 等 通常 各标志位分别由1位触发器保存 5 1 3 CPU中的主要寄存器 数据通路 寄存器之间传送信息的通路 操作控制器的功能 根据指令操作码和时序信号 产生各 种操作控制信号 正确选择数据通路 从而完成对取指令和执 行指令的控制 按设计方法不同 操作控制器的分类 时序逻辑型 存储逻辑型 1 硬布线控制器 采用时序逻辑技术实现 2 微程序控制器 采用存储逻辑实现 本书重点 时序产生器 对各种操作信号实施时间上的控制 5 1 4 操作控制器与时序产生器 CPU功能和组成 试题 C n 2010年计算机联考真题 下列寄存器中 汇编语言程序员可见的是 A 存储器地址寄存器 MAR B 程序计数器 PC C 存储器数据寄存器 MDR D 指令寄存器 IR B n 2011年计算机联考真题 某机器有一个标志寄存器 其中有进位 借位标志CF 零标志ZF 符号标志SF和溢出标志OF 条件转移指令bgt 无符号数比较大于 时转移 的转移条件是 A CF OF 1 B SF ZF 1 C CF ZF 1 D CF SF 1 5 2 指令周期 读取指令 指令地址送入内存地址寄存器 读内存 读出内容送入指令寄存器 分析指令 按指令规定内容执行指令 不同指令的操作步骤数及操作内容不同 检查有无中断请求 若无 则转入下一条指令的执行过程 形成下一条指令地址 指令的执行过程 目录 1 指令周期 CPU取出并执行一条指令所需的时间 2 机器周期 CPU周期 由内存中读取一个指令字的最短时间 3 时钟周期 节拍脉冲或T周期 处理操作的最基本单位 一个指令周期由若干个CPU周期组成 一个CPU周期包含若干个时钟周期 5 2 1 指令周期的基本概念 指令周期 T周期 CPU周期CPU周期 T1T2T3T4 取指令 执行指令 取指令执行指令 指令周期 六条典型指令组成的简单程序 指 令 存 储 器 八进制地址指令助记符说 明 100 101 102 103 104 105 106 MOV R0 R1 LAD R1 6 ADD R1 R2 STO R2 R3 JMP 101 AND R1 R3 1 程序执行前 R0 00 R1 10 R2 20 R3 30 2 传送指令MOV执行 R1 R0 3 取数指令LAD从数存6号单元取数100 R1 4 加法指令ADD执行 结果存入R2 120 5 存数指令STO用R3间接寻址120 30 6 转移指令JMP改变程序执行顺序到101单元 7 逻辑乘AND指令执行 R1 R3 R3 数 据 存 储 器 八进制地址八进制数据说 明 5 6 7 10 30 70 100 66 77 40 120 执行LAD指令后 数存6号单元的数据100仍在 执行STO指令后 数存30号单元的数据变为120 5 2 2 MOV指令的指令周期 MOV R0 R1 一个CPU周期一个CPU周期 取指令阶段执行指令阶段 开始 取指令 PC 1 对指令 译码 执行 指令 取下条指 令PC 1 RR型指令 需两个CPU周期 第1个CPU周期 取指令 CPU完成三件事 1 从内存取出指令 2 PC加1 为取下一条指令 做准备 3 对指令操作码进行译码或 测试 以确定具体操作 第2个CPU周期 执行指令 R1 R0 MOV R0 R1 指令的指令周期图示 WR RD 101 1 102 10 10 10 MOV R0 R1 说明 1 取指令阶段 1 程序计数器PC中装入第一条指令地址101 八进制 2 PC的内容放到地址总线ABUS I 上 对指存译码并启动读 3 从101号地址读出的MOV指令通过指令总线IBUS装入IR 4 PC加1 变成102 为取下一条指令做准备 5 指令寄存器中的操作码 OP 被译码 6 CPU识别出是MOV指令 至此 取指周期结束 2 执行指令阶段 1 操作控制器 OC 送出控制信号到通用寄存器 选择R1 10 作为 源寄存器 R0作目标寄存器 2 OC送出控制信号到ALU 指定ALU做传送操作 3 OC送出控制信号 打开ALU输出三态门 结果DBUS上 4 OC送出控制信号 将DBUS上的数据打入DR 10 5 OC送出控制信号 将DR中的数据打入R0 R0的内容变为10 图示 5 2 3 LAD指令的指令周期LAD R1 6 组成LAD指令周期的三个CPU周期 第1个CPU周期为取指令阶段 和MOV指令相同 第2个CPU周期中将操作数的地址送往地址寄存器并完成地址 译码 第3个CPU周期中从6号内存取出操作数100并送通用寄存器R1 RS型指令 指令周期需要3个CPU周期 访问两次存储器 一次访问指存 一次访问数存 一个CPU周期 一个CPU周期 取指令阶段执行指令阶段 开始 取指令 PC 1 对指令 译码 送操作 数地址 取下条指 令PC 1 取出操 作数 装入通用 寄存器 一个CPU周期 LAD R1 6 指令周期图示 LAD R1 6 执行过程图示 6 100 100 5 2 4 ADD指令的指令周期ADD R1 R2 ADD指令是 RR型指令 指 令周期只需两 个CPU周期 与MOV类似 一个CPU周期 一个CPU周期 取指令阶段执行指令阶段 开始 取指令 PC 1 对指令 译码 执行 加法 运算 取下条 指令 PC 1 ADD R1 R2执行过程图示 120 20 120 5 2 5 STO指令的指令周期STO R2 R3 RS型指令 指令周期需要3个CPU周期 其中执行周期为2个CPU周期 一个CPU周期 一个CPU周期 取指令阶段执行指令阶段 开始 取指令 PC 1 对指令 译码 送操作 数地址 取下条指 令PC 1 送操 作数 写数存 一个CPU周期 STO R2 R3 执行过程图示 30 120 5 2 6 JMP指令的指令周期JMP 101 指令周期为两个CPU周期 第1个周期是取指令周期 第2个周期为执行阶段 CPU把 指令寄存器中的地址码部分101 送到程序计数器 下一条指 令将从101单元开始读出并执行 JMP 无条件转移 指令 JMP 101 执行过程图示 106 101 5 2 7 用方框图表示指令周期 方框 CPU周期 内容表示数据通路的操作或某种控制 菱形符号 某种判别或测试 时间上不单独占用CPU周期 而依附于它前面一个方框的CPU周期 符号 代表一个公操作 CPU模型 PC ABUS I IBUS IR PC 1 译码 R1 R0IR ARR1 R2 R2R3 AR IR PC DBUS DR DR R1 R2 DBUS MOVLAD ADDSTOJMP RD D WE D RD I 例1 如图所示为双总线结构机器的数据通路 IR为指令寄 存器 PC为程序计数器 具有自增功能 M为主存 受R W信号 控制 AR为地址寄存器 DR为数据缓冲寄存器 ALU由加 减控制信号决定完成何种操作 控制信号G控制的是一个门电路 另外 线上标注有小圈表示有控制信号 例中yi表示y寄存器 的输入控制信号 R1O为寄存器R1的输出控制信号 未标字符的 线为直通线 不受控制 画出下面两条指令的指令周期流程图 并列出相应的微操作控制信号序列 1 ADD R2 R0 指令完成 R0 R2 R0功能操作 假设该指令 的地址已放入PC中 2 SUB R1 R3 指令完成 R3 R1 R3的功能操作 IRPCARDRR0R1R2R3 M X Y ALU IRi IRo PCi PCo ARi DRi DRo R0i R0o R3i R3o Xi Yi A总线 B总线 G R W 题目解答2解答1 解 根据给定的数据通路图 ADD R2 R0 的指令周期流程图如图 包括取指令阶段和执行指令阶段 右边标注了每个机器周期中用到 的微操作控制信号序列 PC AR M DR DR IR R2 Y R0 X Y X R0 PCO G ARi R W R DRO G IRi G R0i R0O G Xi R2O G Yi 执行取指 注 图中省去了 号左边各寄存器代码 上应加的括号 PC AR M DR DR IR R3 Y R1 X Y X R3 PCO G ARi R W R DRO G IRi G R3i R1O G Xi R3O G Yi SUB R1 R3 的指令周 期流程图 与ADD指令不同的是 在 执行指令阶段 微操作控 制信号序列有所不同 执行取指 数据通路图 n 2009年计算机联考真题 冯 诺依曼计算机中指令和数据均以二进制形式存放在存储器中 CPU区分它们的依据是 A 指令操作码的译码结果 B 指令和数据的寻址方式 C 指令周期的不同阶段 D 指令和数据所在的存储单元 n 2011年计算机联考真题 假定不采用Cache和指令预取技术 且机器处于 开中断 状态 则 在下列有关指令执行的叙述中 错误的是 A 每个指令周期中CPU都至少访问内存一次 B 每个指令周期一定大于或等于一个CPU时钟周期 C 空操作指令的指令周期中任何寄存器的内容都不会被改变 D 当前程序在每条指令执行结束时都可能被外部中断打断 C 指令周期 试题 1 C n 2009年计算机联考真题 某计算机字长16位 采用16位定长指令字结构 部分数据通路结构 如图所示 图中所有控制信号为1时表示有效 为0时表示无效 例如 控制信号MDRinE为1时表示允许数据从DB打入MDR MDRin为1表示允许数据从内总线打入MDR 假设MAR的输出 一直处于使能状态 加法指令 ADD R1 R0 的功能为 R0 R1 R1 即将R0中的数据与R1的内容所指主存单元 的数据相加 并将结果送入R1的内容所指主存单元中保存 表中给出了上述指令取值和译码阶段每个节拍 时钟周期 的功能和 有效控制信号 请按表中描述方式用表格列出指令执行阶段每个 节拍的功能和有效控制信号 指令周期 试题 2 参考答案 指令周期 试题 2 的数据通路图 返回题目 参考答案 控制信号图例 Xout 三态门及其控制信号 Xin 寄存器输入控制信号 存储器 M MemRMemWDataAddr AC A ALU MDR DB CB AB Add ACin Ain ACout MARMARin R0 R0out R1 R1out R0in R1in MDRoutE MDRin MDRinE MDRout PC PCout PC 1 IR PCin IRin 至指令译码部件 指令周期 试题 2 的表 返回题目 指令取指和译码阶段每个节拍的功能和有效控制信号 时钟时钟功能有效控制信号 C1MAR PC PCout MARin C2 MDR M MAR PC PC 1 MemR MDRinE PC 1 C3IR MDR MDRout IRin C4指令译码译码无 参考答案 指令周期 试题 2 参考答案 返回题目 数据通路图表格 指令执行阶段每个节拍的功能和有效控制信号 时钟时钟功能有效控制信号 C5MAR R1 R1out MARin C6 MDR M MAR A R0 MemR MDRinE R0out Ain C7AC MDR A MDRout Add ACin C8MDR AC ACout MDRin C9M MAR MDR MDRoutE MemW 5 3 时序产生器和控制方式 5 3 1 时序信号的作用和体制 1 作用 为计算机各部件的协调动作提供时间标志 uCPU中的控制器用时序信号指挥机器的工作 u操作控制器发出的各种信号是时间 时序信号 和空间 部件位 置 的函数 uCPU通过时序信号 周期信息辨认从内存中取出的是指令 取指 阶段 还是数据 执行阶段 指令流与数据流的区分 u一个CPU周期中时钟脉冲对CPU的动作有严格的约束 目录 5 3 时序产生器和控制方式 5 3 1 时序信号的作用和体制 2 体制 时序信号的基本体制是电位 脉冲制 以寄存器为例 D为电位输入端 CP Clock Pulse 为脉冲输入端 R S为电位输入端 有些部件只用电位信号 目录 硬布线控制器中 时序信号一般采用主状态周期 节拍电位 节 拍脉冲三级体制 节拍脉冲 节拍电位1 主状态周期 节拍电位2 硬布线控制器中的时序信号 采用节拍电位 节拍脉冲二级体制 触发器 数据 电位 控制信号 脉冲 数据准备好后 以电位的方式送触发器 当控制信号来到时用一个脉冲信号即可把数据装入触发器 微程序控制器中的时序信号 微程序控制器中使用的时序信号产生器的组成 5 3 2 时序信号产生器 启停控制逻辑 节拍脉冲和读写时序译码逻辑 环形脉冲发生器 IORQ MREQ RD WE T1 T2 T3 T4 IORQ MREQ RD WE T1 T2 T3 T4 MREQ IORQ RD WE 时钟脉冲源 CLK 时钟脉冲源 环形脉冲发生器 节拍脉冲和读写时序译码逻辑 启停控制逻辑 启动 停机 硬连线控制器中 节拍电位信号由时序产生器本身产生 微程序设计的计算机中 节拍电位信号由微程序控制器提供 2 环形脉冲发生器 作用 产生一组有序的间隔相等或不等的脉冲序列 以便通过译 码电路来产生最后所需的节拍脉冲 组成 环形计数器 3 节拍脉冲和存储器读写时序 环形脉冲发生器与译码逻辑电路 4 启停控制逻辑 1 时钟源 作用 为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉 冲信号 组成 石英晶体振荡器和与非门组成的正反馈振荡电路 5 3 2 时序信号产生器 返回 MREQ D Q Q C4S D Q Q C1 R D Q Q C2 R D Q Q C3 R 23 脉冲时钟源 CLK CLR 5V IORQ RD WE IORQ MREQ T4 T1 RD T2 T3 WE D Q Q CrR IORQMREQRDWE T4 T1T2T3T4 启动停机 时序发生器组成 环形脉冲发生器与译码逻辑电路 环形脉冲发生器波形图脉冲和读写译码波形图 MREQ D Q Q C4S D Q Q C1 R D Q Q C2 R D Q Q C3 R 23 脉冲时钟源 CLK CLR 5V IORQ RD WE IORQ MREQ T4 T1 RD T2 T3 WE 环形脉冲发生器波形 C4 C1 C2 C3 12 3 456 78 9101112 逻辑电路 0 1 0 1 1 0 1 1 1 0 0 0 节拍脉冲和存储器读写时序波形 T1o C1C2 T2o C2C3 T3o C3 T4o C1 一个CPU周期 产生四个等间 隔节拍脉冲 读写时序的译码 逻辑表达式 RDo C2RD WEo C3WE 逻辑电路 o o o o RD WE 4 启停控制逻辑 作用 控制原始节拍脉冲信号T1o T4o的发送 以保证只有在启动机 器运行的情况下 才产生CPU工作所需的节拍脉冲 核心是Cr 运行标志触发器 启停时刻的控制 在Cr输入端引入RS触发器 确保时序从T1前沿开始 到 T4后沿才结束 时序发生器组成 IORQ MREQ T4 T1 RD T2 T3 WE D Q Q CrR IORQMREQRDWET1T2T3T4 启动停机 CLR T4 节拍脉冲和存储器读写时序波形 T1o C1C2 T2o C2C3 T3o C3 T4o C1 一个CPU周期 产生四个等间 隔节拍脉冲 读写时序的译码 逻辑表达式 RDo C2RD WEo C3WE 时序发生器组成 控制不同操作序列时序信号的方法 常用方法 同步控制 异步控制 联合控制 1 同步控制方式 任何情况下 指令执行时所需的机器周期数和时钟周期数都 固定不变 实现方案 采用完全统一的机器周期执行各种不同的指令 所有指令周 期具有相同的节拍电位和相同的节拍脉冲数 采用不定长的机器周期 中央控制和局部控制相结合 中央控制 将大部分指令安排在固定的机器周期完成 局部控制 少数复杂的指令采用另外的时序进行定时 5 3 3 控制方式 反映时序信号的定时方式 每条指令 每个操作控制信号按需占用时间 每条指令的指令周期可由数目不等的机器周期数组成 或者 控制器发出某一操作控制信号后 等待执行部件完成操作并发 回答 信号 再开始新的操作 形成的操作控制序列没有固定的CPU周期数 节拍电位 或严格的 时钟周期 节拍脉冲 与之同步 2 异步控制方式 方案1 大部分操作序列安排在固定的机器周期中 时间难以确 定的操作以执行部件的 回答 作为本次操作的结束 方案2 机器周期的节拍脉冲数固定 但各条指令周期的机器周 期数不固定 3 联合控制方式 同步和异步控制相结合 5 4 微程序控制器 n发展 n1951年英国剑桥大学的M V Wilkes教授 在曼彻斯特大学 计算机会议上 首先提出微程序的概念和原理 当时还没 有合适的存放微程序的控制存储器元件 n1964年 IBM公司在IBM 360系列机上成功地采用了微程 序设计技术 n20世纪70年代以来 由于VLSI技术的发展 推动了微程序 设计技术的发展和应用 n目前 从大型机到小型机 微型机都普遍采用了微程序设 计技术 目录 优点 具有规整性 灵活性 可维护性 基本思想 把操作控制信号编成 微指令 存放在只读存储器中 机器 运行时 逐条读出 微指令 从而产生全机所需的各种微操作 控制信号 使相应部件执行规定的操作 计算机 控制部件 控制器 通过控制线发出控制命令 执行部件 运算器 存储器 外设 执行控制命令并反馈状态信息 5 4 1 微程序控制原理 控制部件执行部件 控制线 反馈线 控制部件与执行部件 通过控制线和反馈信息进行联系 1 微命令和微操作 1 微命令 控制部件通过控制线向执行部件发出的各种控制命 令 它是构成控制序列的最小单位 2 微操作 是微命令的操作过程 是执行部件中最基本的操作 微命令和微操作是一一对应的 3 状态测试 反馈信息 4 微操作的种类 相斥性微操作 不能同时或在同一个CPU周期内并行执行 相容性微操作 能够同时或在同一个CPU周期内并行执行 5 4 1 微程序控制原理 一个简单运算器的数据通路图示 相 斥 相 斥 简单运算器的数据通路 1 2 3相容 4 6 8与5 7 9也是相容的微命令和微操作 相 斥 返回微指令格式 1 微指令 Microinstruction 在一个CPU周期中使计算机实现一定操作功能的一组微命 令的组合 存储在控制存储器中 2 微指令和微程序 实现一条机器指令功能的所有微指令组成的序列 一段微程序对应一条机器指令 微程序的总和构成指令系统 3 微地址 存放微指令的控制存储器的单元地址 2 微程序 2322212019181716151413121110987654321 LDR1 LDR2 LDR3 R1 X R1 Y R2 X R2 Y DR X M RD LDDR LDIR LDAR PC 1R3 Y P1P2 直接地址 操作控制顺序控制 微指令的组成 操作控制字段 产生某一步操作所需的各个微操作控制信号 某位为1 表示发微命令 顺序控制字段 控制产生下一条要执行的微指令地址 微指令发出的控制信号都是节拍电位信号 持续时间为一个 CPU周期 微命令信号还要引入时间控制 节拍电位 信号 LDR1 200 600ns CPU周期 节拍脉冲 信号 LDR1 T4 LDR1LDR2LDR3 LDR1 LDR2 LDR3 T4 运算器的数据通路 组成部分 控制存储器 微指令寄存器 地址转移逻辑 3 微程序控制器原理框图 控制存储器 地址译码 微地址寄存器 OP P字段 控制字段 地址转移 逻辑 状态条件 指令寄存器 IR 微命令 信号 微命令 寄存器 1 控制存储器CS 作用 存放实现全部指令系统的微程序 只读 微指令周期 控制存储器的字长及容量 要求 速度快 读出周期短 2 微指令寄存器 IR 作用 存放由控制存储器读出的一条微指令信息 组成 微命令寄存器 微地址寄存器 AR 3 地址转移逻辑 作用 需要转移时 根据机器指令的操作码字段OP和状态条 件及P字段实现对 AR的修改 如果微程序不出现分支 下一条微指令的地址 微地址 直接 由微指令给出 存放在微地址寄存器中 微程序控制器的组成 数据通路 4 微程序举例 以 十进制加法 指令为例 设a b在R1 R2中 数6在R3中 四条微指令 方框 表示组成 算法 先计算a b 6 然后根据进位标志Cy决定是否减去6 PC AR ABUS DBUS DR IR PC 1 P1 R1 R2 R2 R2 R3 R2 P2 R2 R3 R2 RD I 0000 0000 1010 1001 0000 0001 0000 Cy 1 Cy 0 微指令流程图 微指令格式 2322212019181716151413121110987654321 LDR1 LDR2 LDR3 R1 X R1 Y R2 X R2 Y DR X M RD LDDR LDIR LDAR PC 1R3 Y P1P2 直接地址 操作控制顺序控制 数据通路 1 第1条微指令是取指周期 完成3个任务 从内存取指令到IR 对程序计数器PC加1 对OP用P1进行判别测试 修改微地址寄存器 该微指令的二进制代码是 000 000 000 000 11111 10 0000 设十进制加法的OP为1010 P1有效时 修改 AR的内容为1010 则第2条微指令从1010处开始执行 LDAR RD LDDR LDIR PC 1 对应的微命令 2322212019181716151413121110987654321 LDR1 LDR2 LDR3 R1 X R1 Y R2 X R2 Y DR X M RD LDDR LDIR LDAR PC 1R3 Y P1P2 直接地址 操作控制顺序控制 微指令流程图 2 第2条微指令完成a b 即R1 R2 R2 该微指令的二进制编码是 010 100 100 100 00000 00 1001 P1P2均为0 表示不测试 直接给出下一条微指令地址 1001 R1 X R2 Y LDR2 对应的微命令 运算器通路 2322212019181716151413121110987654321 LDR1 LDR2 LDR3 R1 X R1 Y R2 X R2 Y DR X M RD LDDR LDIR LDAR PC 1R3 Y P1P2 直接地址 操作控制顺序控制 3 第3条指令完成加6修正 即R2 R3 R2 该微指令的二进制编码是 010 001 001 100 00000 01 0000 P2为1 表示进行P2测试 测试的 状态条件 为Cy 若Cy 1 微程序进入取指令周期取下一条指令 若Cy 0 由P2将下址字段修改为0001 执行第4条微指令 对应的微命令为 R2 X R3 Y LDR2 运算器通路 2322212019181716151413121110987654321 LDR1 LDR2 LDR3 R1 X R1 Y R2 X R2 Y DR X M RD LDDR LDIR LDAR PC 1R3 Y P1P2 直接地址 操作控制顺序控制 4 第4条微指令完成减6操作 即R2 R3 R2 该微指令的二制编码是 010 001 001 001 00000 00 0000 执行完第4条指令后 应转取指操作 所以下址字段为0000 R2 X R3 Y LDR2 对应的微命令为 运算器通路 2322212019181716151413121110987654321 LDR1 LDR2 LDR3 R1 X R1 Y R2 X R2 Y DR X M RD LDDR LDIR LDAR PC 1R3 Y P1P2 直接地址 操作控制顺序控制 PC AR ABUS DBUS DR IR PC 1 P1 R1 R2 R2 R2 R3 R2 P2 R2 R3 R2 RD I 0000 0000 1010 1001 0000 0001 0000 Cy 1 Cy 0 实现十进制加法的4条微指令的编码 第1条000 000 000 000 11111100000 第2条010 100 100 100 00000001001 第3条010 001 001 100 00000010000 第4条010 001 001 001 00000000000 4条微指令对应的微命令 第1条 LDAR RD LDDR LDIR PC 1 p1 第2条 R1 X R2 Y LDR2 第3条 R2 X R3 Y LDR2 p2 第4条 R2 X R3 Y LDR2 串行方式的微程序控制器中 微指令周期 读出微指令的时间 执行该条微指令的时间 某计算机中CPU周期与微指令周期的时间关系 设一个CPU周期为0 8 s 包含4个等间隔的节拍脉冲T1 T4 每个脉冲宽度为200ns 用T4时间读取微指令 用T1 T2 T3时间执行微指令 可用T4上升沿将运算结果打入某个寄存器 并用T4间隔读 取下条微指令 用T1上升沿将取出的下条微指令打入 IR 5 CPU周期与微指令周期的关系 如忽略触发器的翻转延迟 则每条微指令的微命令信号从T1上 升沿开始有效 直到下一条微指令读出并打入微指令寄存器为 止 一条微指令的时间恰好是0 8 s 等于一个CPU周期 6 机器指令与微指令的关系 1 一条机器指令对应一个微程序 一条机器指令所完成的操作划分成 若干条微指令来完成 由微指令进行解 释和执行 2 从指令与微指令 程序与微程序 地 址与微地址的一一对应关系看 前者与 内存储器有关 后者与控制存储器有关 3 每一个CPU周期对应一条微指令 微命令寄存器 控制存储器 地址译码 指令寄存器IR 缓冲寄存器DR 内存储器 地址译码 地址寄存器AR 程序计数器PC OP 微地址寄存器 1 微命令 1 有利于缩短微指令字长度 2 有利于减小控制存储器的容量 3 有利于提高微程序的执行速度 4 有利于对微程序的修改 5 有利于提高微程序设计的灵活性 微程序设计首先要设计微指令结构 追求的目标 5 4 2 微程序设计技术 微指令操作控制字段的表示方法 通常有3种 直接表示法 操作控制字段的每一位代表一个微命令 优点 简单直观 输出直接用于控制 缺点 微指令字较长 使控制存储器容量较大 编码表示法 把一组相斥性的微命令信号组成一个小组 即 一个字段 然后通过小组 字段 译码器对每一个微命令信号译 码 译码输出作为操作控制信号 1 微命令编码 混合表示法 混合使用直接表示法与字段编码法 以便能综合考虑微指 令字长 灵活性 执行微程序速度等方面的要求 注 微指令中可附设一个常数字段 微命令编码方式举例 优点 缩短微指令字长度 例如 3位 4位二进制位译码后可分别表示7个 15个微命令 缺点 增加译码电路 使微程序的执行速度减慢 编码表示法 微命令编码方法 顺序控制操作控制 下一个微地址P字段 字段2字段1 译码译码译码 微命令P1 P2 Pn 编码表示法的分段原则 1 相斥性微命令分在同一字段内 保证相斥 并缩短微指令 字长 相容性微命令分在不同的字段内 有利于实现并行 操作 加快指令的执行速度 2 每个小字段包含的信息位不能太多 一般不超过6位 否则将 增加译码线路的复杂性和译码时间 微命令编码方式举例 微命令编码方法 例 有一个24位长的微指令格式 采用混合表示法 D23 D15采 用直接控制法 D14 D6分为A B C三组 均采用编码表示 法 其中A D14 D12 和B D11 D9 直接译码出微命令 C D8 D6 译码输出中除了表示4种控制转移的判别测试P1 P4 外 其余的表示微命令 问 1 最多可以表示多少种微命令 2 一条微指令中可同时发出的微命令最多有多少个 3 所需控制存储器的容量是多少 解 1 最多可以表示的微命令有 9 23 1 23 1 23 1 4 26种 2 可同时出现的微命令最多有 9 1 1 1 12个 3 所需控制存储器的容量是 26 24位 64 24位 计数器方式 将 AR改为 PC 顺序执行时 PC 1 PC 微指令序列在连续单元中 非顺序执行时 用新的微地址更新 PC 特点 顺序控制字段较短 微地址产生机构简单 但多路并行 转移功能较弱 速度较慢 灵活性较差 多路转移方式 多路转移 一条微指令具有多个转移分支的能力 不产生分支时 直接由微指令的顺序控制字段给出 出现分支时 提供若干 候选 微地址 按顺序控制字段的 判别测试 标志和 状态条件 指令操作码 选择其中 一个微地址 n位 状态条件 标志 2n路转移 涉及 AR的n位 特点 由顺序控制字段配合 能实现多路并行转移 灵活性好 速度较快 但转移地址逻辑复杂 2 微地址的形成方法 产生后继微地址的方法 例2 微地址寄存器有6位 A5 A0 需要修改其内容时 可通过某一位触发器的强置端S将其置 1 现有三种情况 1 执行 取指 微指令后 微程序按IR的OP字段 IR3 IR0 进行16 路分支 2 执行条件转移指令微程序时 按进位标志C的状态 进行2路分支 3 执行控制台指令微程序时 按IR4 IR5的状态 进行4路分支 请按多路转移方法设计微地址转移逻辑 解 依题意 微程序有三种判别测试 P1 P2 P3 现将对 A5 A0的修改分配如下 1 用P1和IR3 IR0修改 A3 A0 根据IR的OP实现16路转移 2 用P2和C修改 A0 3 用P3和IR5 IR4修改 A5 A4 另外 还要考虑时间因素T4 CPU周期最后一个节拍脉冲 可得 转移逻辑表达式 A5 P3 IR5 T4 A4 P3 IR4 T4 A3 P1 IR3 T4 A2 P1 IR2 T4 A1 P1 IR1 T4 A0 P1 IR0 T4 P2 C T4 A5 P3 IR5 T4 A4 P3 IR4 T4 A3 P1 IR3 T4 A2 P1 IR2 T4 A1 P1 IR1 T4 A0 P1 IR0 T4 P2 C T4 用触发器强置端 低有效 修改 前5个表达式用 与 非 门实现 最后1个用 与或非 门实现 A2 A1 A0触发器的微地址转移逻辑图 AR2 AR1 AR0 T2 T4 A2 A1 A0 A1 A0 A2 A1 A0 T1 A2 A1 A0 AR2 A2 A1 A0 T4 AR2 A2 A1 A0 AR1 T4 AR2 A2 A1 A0 AR0 AR1 T4 AR2 A2 A1 A0 微指令格式的类型 水平型微指令 垂直型微指令 1 水平型微指令 一次能定义并执行多个并行操作微命令 基本特征 n微指令字较长 n一条微指令能控制数据通路中多个功能部件并行操作 n微命令的编码简单 尽可能使微命令与控制门之间具有直 接对应关系 格式 控 制 字 段判别测试字段下地址字段 按照控制字段的编码方法不同 水平型微指令分为三种 全水平型 不译法 微指令 字段译码法水平型微指令 直接和译码相混合的水平型微指令 3 微指令格式 2 垂直型微指令 类似于机器指令的结构 设置微操作码字段 设置微操作码字段时 采用微操作码编译法规定微指令的功能 一条微指令中只有1 2个微操作命令 每条微指令的功能简单 基本特征 n微指令字短 n并行操作能力有限 一条微指令只能控制数据通路中的一 两个信息传送 以较长微程序结构换取较短微指令结构 n编码比较复杂 全部微命令组成一个微操作码字段 再译 码 微指令的各二进制位与数据通路的各控制点间完全不 存在直接对应关系 垂直型微指令举例 设微指令字长16位 微操作码3位 13 15位 寄存器 寄存器传送型微指令 源寄存器和目标寄存器编址各5位 可指定31个寄存器 运算控制型微指令 选择ALU的左 右两输入源 可指定31种信息源之一 按ALU字 段指定的运算功能 8种操作 进行处理 结果送入暂存器 15 1312 87 32 0 000源寄存器编编 址 目标标寄存器编编 址 其他 15 1312 87 32 0 001左输输入源编编 址 右输输入源编编址ALU 访问主存微指令 存储器编址是指按规定的寻址方式进行编址 第1 2位指定读 操作或写操作 二选一 条件转移微指令 9位D字段不足以表示完整的微地址 可用来替代现行 PC的低 位地址 测试条件字段有4位 可规定16种测试条件 15 1312 43 0 011D测试测试 条件 15 1312 87 32 10 010寄存器编编址存储储器编编址读读写其他 3 水平型微指令与垂直型微指令的比较 n水平型微指令并行操作能力强 效率高 灵活性强 垂直型微 指令则较差 n水平型微指令执行一条指令的时间短 垂直型执行时间长 n由水平型微指令解释指令的微程序 微指令字较长而微程序较 短 垂直型微指令则相反 n水平型微指令用户难以掌握 垂直型微指令与指令相似 比较 容易掌握 微程序设计分为静态微程序设计和动态微程序设计 1 静态微程序设计 对应于一台计算机的机器指令只有一组微程序 而且这一 组微程序设计好后 一般无需改变也不好改变 2 动态微程序设计 微指令和微程序可以根据需要加以改变 从而改变机器的 指令系统 控制存储器可采用E2PROM 可在一台机器上实现不同类型的指令系统 又称为仿真其 他
展开阅读全文
  麦档网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
0条评论

还可以输入200字符

暂无评论,赶快抢占沙发吧。

关于本文
本文标题:chapter5中央处理机-含考研题
链接地址:https://www.maidoc.com/p-16261396.html

当前资源信息

天天向上

编号: 20180902213930095469

类型: 共享资源

格式: PPT

大小: 4.48MB

上传时间: 2020-03-06

关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

[email protected] 2018-2020 maidoc.com版权所有  文库上传用户QQ群:3303921 

麦档网为“文档C2C模式”,即用户上传的文档所得金币直接给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的金币归上传人(含作者)所有。
备案号:蜀ICP备17040478号-3  
川公网安备:51019002001290号 

本站提供办公文档学习资料考试资料文档下载


收起
展开